
純アナログなシンセ音源を構築するには比較的お手軽な素材との感触もあるが問題は出音で、個性を持たせるにはフィルター回路に依存することになるか。 製作のハードルが低めなSSI2131で事前に「素の音質」をチェックするという手もある。

LaVoixskiに実装しているTransition効果をアナログで実現するためには、コントローラとなるMCUからVCO/VCAコントロール用のアナログ出力を10波以上出力しなければならない。 DCを扱う手前サンプリングレートは低めでも良いので転送レート自体が問題にはならないだろう。 DACを廃して、PWM出力とする手法はアリだが、ここで問題になってくるのは分解能で実現のハードルは高い。 手元に余っているMAXIMのDACは超高速転送が可能で取り扱いが楽な一方、CV出力分だけ数を揃えなければならない。
回路の構成はありきたりなVCO-VCF-VCFといった感じになりそうだが、マトリックスを組めるように要素を分解する考え方もある。

このチップは、4mm角のQFN32というパッケージの仕様が問題で、何故にこの規格を選んだのかよく判らない。 普通の感覚で手組みが可能なQFN32のサイズは5mm角が限度だろう。 Pinのピッチが0.4mmと更に実装の難易度が上がるのは、素人お断り仕様にも思える。 9平方mm分の実装スペースを稼ごうとする価値観と、工作の難易度をアップする行為がトレードオフされる感覚は、イマイチ理解することが出来ない。
試しに、Eagleのライブラリを製作してみたものの、、、

配線の細さが限界に近く、Seeedに発注した場合は事前検査で跳ねられるかもしれない。

CV出力用のDACとしては、パッケージの取り扱いを含めて8ch出力のこれが便利だろう。

この手のDACを使用する上で問題となるのは複雑な通信プロトコルで、

例のデータヘッダにいろいろと余分なものが取り付く仕様は仕方がないと諦めるべきか、、、。
そういえば、通信規格の単純化が”DacHandler”をFPGAで造ったそもそもの理由だった。
クロックスピードは50MHzとすこぶる速く、

余分なヘッダ分を考慮してもデータレートに起因する問題は発生しないだろう。
既存のシステムを改変してアナログインターフェイスを構成する場合、Wavetableを読み出すDCO分の処理は必要がなくなる。 波形の処理は5ch分のPitchとVolumeやLFO/PhaseShifter/LPFの制御電圧のみとなるが、CVアウトの総計は16~24chは必要となりそうだ。
波形モーフィングには、新たなパラメータを用意しなければならないが、チェビシェフ変換の項目を転用できるだろう。